

SISTEMAS COMPUTACIONAIS

**Técnica de memória virtual:
paginação e segmentação**


TÉCNICAS DE MEMÓRIA VIRTUAL

- **Paginação:** quebra o tamanho do processo em páginas de tamanho fixo (mais ou menos 4KB); seu endereçamento virtual é dividido em páginas virtuais; mistura os tipos de dados na mesma página
- **Segmentação:** quebra em blocos de tamanhos variados divididos por tipo texto, dado etc. para cada segmento

CONCEITOS DE PAGINAÇÃO

- **Página é uma unidade de tamanho fixo no dispositivo secundário**
- ✓ **Páginas no lado do disco**
- **Frames no lado da memória RAM**
- **Tabela de páginas são estruturas para mapear uma página ao frame correspondente**
- ✓ **Cada processo tem a sua tabela**

TABELA DE PÁGINAS



ENDEREÇOS



- Endereço virtual composto principalmente por
 - ✓ bit de validade, que indica se a página virtual correspondente está carregada em memória física
 - ✓ número da página virtual vindo da tabela de páginas em geral em 20 bits (p)
 - ✓ Deslocamento em 12 bits menos significativo(d)
- Endereço físico composto por
 - ✓ número da página física (p)
 - ✓ Deslocamento (d)





Fig. 7.26 – Tradução de endereços em uma memória virtual paginada

BUSCA DE ENDEREÇO VIRTUAL

- Sequencial
- Binária
- Ambas são lentas (*overhead* do gerenciamento de memória), o ideal é o endereço virtual na tabela de páginas ser um índice
- ✓ Essa tabela ocupa espaço

FRAGMENTAÇÃO

- Fragmentação interna ocorre quando sobram espaços internos na memória
- Páginas com tamanho menores podem gerar menos desperdício (menor fragmentação), porém a leitura é menos eficiente por causa da busca em tabelas grandes e mais tempo para carregar
- Páginas maiores geram o oposto



SEGMENTAÇÃO

- A segmentação permite lidar com blocos de tamanho variável e segmentos, cuja principal vantagem é permitir definir características de uma forma adaptada ao tamanho de cada segmento que o programa estabelece, em vez de forçar um tamanho
- Segmentos de tamanhos desiguais são opções que não sobrecarregam a memória, mas são complexos de implementar e menos geral que paginação

ARMAZENAMENTO DA TABELA DE PÁGINAS

- No *array* de registradores da CPU
- Na *cache*, especificamente na MMU
- Na RAM, mas precisa de dois acessos para receber informação (um para tabela de página e outro para a memória propriamente dita) e isso gera *overhead*

TLB (*Translation Lookaside Buffer*)

- **é um hardware do tipo memória associativa que faz uma espécie de cache da tabela de páginas que fica com as páginas mais usadas num período de tempo**
- **O sistema primeiro busca na TLB, senão vai na tabela de páginas (conforme algoritmo da figura a seguir)**

TLB


- É um dicionário que recebe um conjunto de bits de entrada e, caso esse conjunto esteja memorizado lá, fornece um conjunto de bits de saída
- Na TLB, o conjunto de bits de entrada é formado por:
 - ✓ Número de página virtual
 - ✓ Identificador do processo

TLB

- O conjunto de bits de saída da TLB, correspondente a cada número de página virtual de cada processo, é o seguinte:
 - ✓ Número de página física
 - ✓ Bits de controle (válida, alterada etc.), para que a informação sobre a página possa ser usada quando a tradução de endereços é feita, sem acessar a memória

Figura 8.18

Operação da paginação e do translation lookaside buffer (TLB).



TLB Translation Lookaside Buffer


EM RESUMO

- Quando um processo é criado, o SO cria as páginas virtuais que ele necessita em um espaço próprio, designado *swap file*
- Quando uma destas páginas é referenciada pelo respectivo processo, é carregada em memória principal e, se tiver de sair da memória principal, volta para este espaço
- ✓ Isso é troca de contexto (*swap*) da página, entre a memória principal e disco

INTEGRAÇÃO DA MEMÓRIA

- A abstração da memória é integrada e automática
- Os dois mecanismos básicos (caches e memória virtual) têm de cooperar para conseguir implementar esta abstração

INTEGRAÇÃO DA MEMÓRIA



INTEGRAÇÃO DA MEMÓRIA

- O caminho é mais rápido se:
 - ✓ O mapeamento estiver na TLB
 - ✓ A página na memória principal
 - ✓ O bloco acessado estiver na cache

BIBLIOGRAFIA

- Delgado, J & Ribeiro, C. Arquitetura de Computadores, 5ª edição. [Digite o Local da Editora]: Grupo GEN, 2017. 9788521633921. Disponível em: <https://integrada.minhabiblioteca.com.br/#/books/9788521633921/>. Acesso em: 13 Jan 2021
- Stallings, W. Arquitetura e organização de computadores. Parte II. Cap 8 Páginas 233 e 270 (de 731 páginas). Editora: Editora Pearson. Edição: 10º (2017). Idioma: Português. ISBN: 9788543020532
- Tanenbaum, A & Austin, T. Organização estruturada de computadores. Cap. 6 (O Sistema Operacional). Páginas: 363 a 425 (de 628 páginas). Editora: Editora Pearson. Edição: 6º (2013). Idioma: Português. ISBN: 9788581435398

SISTEMAS COMPUTACIONAIS

**Técnica de memória virtual:
paginação e segmentação**